МИНИСТЕРСТВО ВЫСШЕГОИСРЕДНЕГОСПЕЦИАЛЬНОГООБРАЗОВАНИЯ
РЕСПУБЛИКИ УЗБЕКИСТАН
Ташкентский Государственный Технический Университет
имени АБУ РАЙХАНА БЕРУНИ
Факультет «Электроника и Автоматика »
Кафедра: « Приборостроение »
ЛАБОРАТОРНАЯ РАБОТА № 5
НА ТЕМУ:
«Проектирования сложных логических схем»
Предмет:
«Проектирование и конструирование интегральных схем»
Выполнил: студент гр. 111-11
Маливский Р.
Принял: Кадыров Р.
Ташкент 2014
|
Рис. 24 |
Еще один элемент цифровой техники, абсолютно необходимый для понимания принципов работы микропроцессорных устройств – дешифратор цифровых сигналов. Существует много разных типов дешифраторов. Вообще дешифратор – это устройство, преобразующее цифровой сигнал, в какой либо кодировке в другую, не закодированную форму. Нас будет интересовать классический дешифратор. Схемное обозначение одного из вариантов такого дешифратора приведено на рис. 24. Как видим, такой дешифратор имеет три входа данных D0, D1 и D2. Вход выбора микросхемы CS. А так же восемь выходов, обозначенных цифрами от 0 до 7.
Логика работы микросхемы такова: на входы данных микросхемы подается цифровой код. Некое трехразрядное двоичное число. D0 – младший разряд числа, D2 – старший. Как известно тремя разрядами можно записать восемь различных значений. То есть при помощи трех разрядов можно представить числа от 0 до 7. Каждому числу соответствует свой выход дешифратора. Если на входе выбора микросхемы CS присутствует сигнал лог. 0 (то есть микросхема выбрана), то на одном из его выходов обязательно присутствует сигнал логического нуля, а на всех остальных – сигнал логической единицы. Сигнал логического нуля будет именно на том выходе, номер которого соответствует числу, поданному на входы D0…D2 дешифратора. Если на входе CS установлен сигнал лог. 1, то дешифратор не выбран и на всех его выходах будет присутствовать сигнал лог. 1.
|
Входы |
Выходы |
||||||||||
|
D2 |
D1 |
D0 |
CS |
7 |
6 |
5 |
4 |
3 |
2 |
1 |
0 |
|
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
|
0 |
0 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
|
0 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
|
0 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
|
1 |
0 |
0 |
0 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
|
1 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
|
1 |
1 |
0 |
0 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
|
1 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
|
x |
x |
x |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
|
Рис. 25. |
|||||||||||
Главное назначение дешифратора – выбор одного из устройств, номер которого приходит на вход дешифратора. В качестве таких выбираемых устройств часто выступают различные цифровые микросхемы, имеющие вход выбора кристалла ( CS). При этом сигналы с выходов дешифратора поступают на входы CS выбираемых микросхем. Именно по этому активным сигналом на выходе дешифратора является сигнал логического нуля. Для лучшего понимания логики работы дешифратора изучите его таблицу истинности на рисунке 25. В этой таблице появилось новое обозначение. Знак «X» в таблице истинности означает, что на этом входе может присутствовать любое значение (0 или 1). При этом сигнал ни на одном из выходов не изменится.
Рассмотренный нами дешифратор имеет три входа данных и, соответственно, восемь выходов. Аналогичным образом теоретически можно построить дешифраторы с любым количеством входов. На практике применяются дешифраторы на два, на три и на четыре входа. У дешифратора, имеющего два информационных входа, будет четыре выхода, так как двухразрядное двоичное число может принимать лишь четыре значения.
|
Рис. 26. |
Дешифратор, имеющий четыре информационных входа, будет иметь, соответственно, восемь выходов. Дешифраторы, имеющие максимально возможное количество выходов при данном количестве входов называются полными дешифраторами. Промышленностью выпускаются дешифраторы, имеющие четыре входа и десять выходов. Такие дешифраторы называются неполные дешифраторы. В неполном дешифраторе существуют такие состояния входных сигналов, при которых не на одном из выходов нет активного (лог. 0) сигнала. Такие дешифраторы применяются, в том случае если используется так называемая двоично-десятичная система исчисления. Что это такое. Это обычная двоичная система в которой используются четыре двоичных разряда и эти разряды принимают только десять разных значений от 00002 до 10012 (то есть от 010 до 910). Остальные комбинации двоичных разрядов просто не используются. Такая система удобна для записи десятичных разрядов в память компьютера, которая как мы уже знаем, работает с двоичными числами. При этом в первые четыре бита ячейки памяти записывается первый разряд десятичного числа. В следующие четыре бита – второй десятичный разряд и так далее. Такие четверки байтов называются тетрадами. Такая форма представления числа значительно упрощает операции с десятичными числами и вывод их, на какие ни будь индикаторные устройства. Достаточно, например, к каждой группе из четырех двоичных разрядов подключить описанный выше дешифратор, имеющий четыре входа данных и десять выходов и к выходам этого дешифратора подключить индикатор, имеющий для каждой цифры свой светящийся элемент, и мы всегда на индикаторе будем видеть содержимое этих разрядов в удобном нам виде. Правда нам придется немного видоизменить правила преобразования таких чисел (сложения, вычитания и т. д.). Придется учитывать, что после числа 10012 (1010) в такой системе идет число 00002 (010) и перенос в следующую тетраду.
Дешифраторов с более, чем тремя входами данных, выполненных в виде отдельных микросхем, практически не производят, так как они имели бы недопустимо большое количество выводов. Однако наличие входов выбора микросхемы позволяет каскадировать дешифраторы. На рисунке 26 приведена схема дешифратора с пятью входами данных и тридцатью двумя выходами. Дешифратор собран по схеме каскадирования. Для построения такой схемы потребовался один дешифратор на два входа и четыре дешифратора на три входа.
Дешифраторы широко применяются в микропроцессорной технике. И главное их применение – это обеспечение возможности подключения нескольких регистров или ячеек памяти к одной шине данных.
Посмотрите на рисунок 27. На нем изображена схема подключения четырех регистров к шине данных при помощи дешифратора 2Х4 (то есть дешифратора, имеющего два входа и четыре выхода). Это уже элемент микропроцессорной схемотехники. Здесь используются регистры с третьим (высокоимпендансным) состоянием выходов. Они выполняют роль ячеек памяти.
LD0…LD7 – это шина данных. Посредством этой шины двоичные восьмиразрядные числа (данные) подаются на блок памяти для их последующей записи в одну из ячеек в режиме записи данных. На нее же поступают данные, считанные из одной из ячеек в режиме чтения памяти.
LA0, LA1 – это простейший вариант шины адреса. Реальные шины адреса имеют, как минимум восемь разрядов. Большинство микроконтроллеров работают с адресами, имеющими не более восьми разрядов. А шины адреса обычно имеют не менее 16 разрядов. Что такое адрес, я думаю уже понятно. Каждая ячейка памяти имеет свой номер. Код, равный номеру ячейки памяти, называется ее адресом. В приведенной схеме имеется четыре регистра - ячейки памяти. Они имеют адреса 0, 1, 2 и 3. Самый верхний по схеме регистр – это ячейка памяти с адресом 0. Самый нижний имеет адрес 3.
Линии WRITE и READ – это простейшая шина управления.
Обо всех этих шинах мы поговорим дальше более подробно. А пока рассмотрим работу схемы на рис. 27.
Сигнал UPR используется для выбора всего этого блока памяти из нескольких аналогичных блоков. Будем считать, что на этом входе присутствует сигнал низкого логического уровня, который переводит модуль в рабочее состояние.
В режиме записи, сначала на шину адреса подается двоичное число – адрес ячейки памяти, в которую необходимо записать байт данных. (Байтом называют двоичное число имеющее восемь двоичных разрядов). Предположим, что мы хотим записать число в ячейку с адресом 1. Для этого на шину адреса мы должны подать этот адрес. То есть подать на входы LA0, LA1 число 012. При этом на выходе Q1 дешифратора появится сигнал лог. 0 . Этот сигнал поступит на вход выбора микросхемы второго с верху регистра и переводит его в активное состояние. Этот регистр и есть ячейка памяти с адресом 1. На аналогичные входы остальных регистров поступит запрещающий сигнал (лог. 1.).
Одновременно, на шину данных от внешнего источника подается двоичное число, предназначенное для записи в ячейку памяти. Это число поступит на входы D0…D7 всех четырех регистров. После того, как сигналы на шине данных и шине адреса установятся, на вход WRITE подается отрицательный импульс записи. Он так же поступит на входы С всех четырех регистров. Но байт данных будет записан только в тот регистр, на который подан разрешающий сигнал с дешифратора, то есть в ячейку с адресом 1.
Для правильной работы схемы в режиме записи на входе READ все время должен присутствовать сигнал лог. 1, который переведет выходы всех четырех регистров в высокоимпендансное состояние. При этом, выходы всех регистров будут отключены от схемы и не будут мешать процессу записи.
Теперь рассмотрим процесс чтения информации из памяти. Сначала на шину адреса подается двоичный код адреса той ячейки, откуда необходимо считать число. Код адреса поступит на дешифратор, который в свою очередь активизирует нужную ячейку памяти. После этого на вход READ подается сигнал логического 0. Этот сигнал переведет выходы регистра, выбранного дешифратором в рабочее состояние. Регистр подключит свои выходы к шине данных, и внешнее устройство сможет прочитать содержимое этой ячейки памяти. По окончании процесса чтения сигнал на входе READ должен опять перейти в единичное состояние. В микропроцессорной системе внешним устройством, управляющим процессами чтения и записи памяти чаще всего (но не всегда) является центральный процессор.
Шифратор
Шифраторы – устройства, осуществляющие преобразование десятичных чисел в двоичный код. Шифратор содержит m входов, последовательно пронумерованных десятичными числами (0,1,2, ..., m-1) и n выходов. Подача сигнала на один из входов приводит к появлению на выходах n-разрядного двоичного кода, соответствующего номеру возведенного входа (таблица 3.5). Шифраторы широко используются в разнообразных устройствах ввода информации в цифровые системы.
Двоичные шифраторы преобразуют код «1 из N» в двоичный код, т. е. выполняют микрооперацию, обратную микрооперации дешифраторов. При возбуждении одной из входных цепей шифратора на его выходах формируется слово, отображающее номер возбужденной цепи.
Таблица 3.5 – Таблица функционирования шифратора
|
Возбужденный
вход |
Выход
a3 a2 a1 a0 |
|
F0
F1 F2 F3 F4 F5 F6 F7 F8 F9 |
0000
0001 0010 0011 0100 0101 0110 0111 1000 1001 |
Полный двоичный шифратор имеет 2n входов и п выходов. Одно из основных применений шифратора – ввод данных с клавиатуры, при котором нажатие клавиши с десятичной цифрой должно приводить к передаче в устройство двоичного кода данной цифры (тетрады двоично-десятичного кода). В этом случае нужен неполный шифратор «10х4» (рисунок 3.11, а), на примере которого рассмотрим принципы построения шифраторов.
Из таблицы 3.5 следует, что
Рисунок 3.11 – Схема ввода данных с клавиатуры (а)
и дешифратор «10х4» (б)
Для реализации шифратора на элементах ТТЛ, часто применяемых в периферийных устройствах, следует выразить полученные соотношения через операцию И–НЕ. Тогда
На основании этих выражений строится шифратор, показанный на рисунке 3.11, б.
Для указания старшей единицы (поиск разряда слова) используют шифраторы приоритета (рисунок 3.12). На вход этого шифратора поступает восьмиразрядное слово (инвертированное), на его выходе в виде трёхразрядного кода вырабатывается номер разряда содержащего старшую единицу.
Рисунок 3.12 – Упрощенная схема шифратора приоритета
Функции Z2, Z1, и Z0 реализующая с помощью комбинационной схемы КС, структура которой определяется полученными выше зависимостями. Кроме того, схема имеет дополнительный вход и два дополнительных выхода— и , обеспечивающие возможность каскадирования шифраторов приоритета для анализа положения старшей единицы в слове, разрядность которого превышает 8.
Вход осуществляет стробирование шифратора. При единичном значении шифратор блокирован и можно производить смену входного слова без появления на выходе ложных сигналов. В это же время сигналы и также становятся единичными (в данном случае это пассивные сигналы). При нулевом значении разрешается работа шифратора и снимается блокировка с элементов И-НЕ. Сигнал играет роль стробирующего для следующей за данной группой разрядов группы младших разрядов данного слова. Только при условии нулевых значений всех разрядов данного слова и на выходе появится нуль, разрешающий работу младшей группы, что и требуется по логике работы многоразрядного шифратора. Сигнал A=1 оповещает о наличии хотя бы одной единицы в анализируемом слове.
Указатели старшей единицы с выходом в коде «один из N» можно получить путем дешифрации выхода шифратора приоритетов. Если позволяют требования к быстродействию, то эту же задачу можно решить проще — путем последовательного опроса разрядов в схеме на рисунке 3.13, где единичный сигнал опроса, подаваемый на схему со стороны старшего разряда, может распространяться от разряда к разряду (вправо) только до первого разряда, содержащего единицу.
Если в данном разделе нуль, то сигнал опроса пропускается дальше, а на выходе данного разряда остается нулевой сигнал. Если же в данном разряде единица, то на его выходе конъюнктор оказывается блокированным нулевым значением инвертированной переменной и дальнейшее распространение сигнала опроса прекращается. Одновременно на выходе данного разряда возникает единичный сигнал.
Рисунок 3.13 – Схема указателя старшей единицы с последовательным опросом разрядов
Максимальное время, необходимое для опроса всех разрядов слова, пропорционально числу разрядов слова и равно ntk, где tk – задержка конъюнктора.
Эта же схема может вместе с двоичным шифратором, подключенным к ее выходу, давать номер разряда, содержащего старшую единицу.
Скачать: